像石英晶體振蕩器,陶瓷晶振,聲表面濾波器這些產(chǎn)品一樣,晶體振蕩器也是有它自身所自帶的一些參數(shù),在上PCBA板,電路板,調(diào)試板上,都需要對(duì)應(yīng)相關(guān)參數(shù),才可以使用.尤其是一些比較高端產(chǎn)品應(yīng)用,一定是要認(rèn)準(zhǔn)資料,并且一分一毫都不能有差的那種.差分晶體振蕩器,時(shí)鐘振蕩器,實(shí)時(shí)時(shí)鐘,恒溫晶體這些產(chǎn)品相對(duì)來說產(chǎn)品要求相對(duì)的比較高一些,工程師在選型的時(shí)候就一定會(huì)特別注意所對(duì)應(yīng)的參數(shù)要求,那么在工程師或者技術(shù)指導(dǎo)師的面前來說什么樣的相關(guān)參數(shù)會(huì)如此重要呢??
標(biāo)稱頻率：晶體振蕩器的中心或標(biāo)稱輸出頻率。

封裝：石英晶體振蕩器采用各種類型的封裝，從引腳孔到表面貼裝類型。各種尺寸和功能適用于不同的應(yīng)用。

頻率容差：在室溫下以百萬分率（ppm）表示的與標(biāo)稱頻率的偏差。（25°±5°C）

頻率范圍：可提供振蕩器類型或型號(hào)的頻段。

頻率穩(wěn)定性：與溫度窗口25°C時(shí)的測(cè)量頻率相比，即0°C至+ 70°C時(shí)的最大允許頻率偏差。典型穩(wěn)定性為±0.01％（±100 ppm）。

工作溫度：輸出頻率和其他電氣，環(huán)境特性符合規(guī)范的溫度范圍。

老化：一段時(shí)間內(nèi)的相對(duì)頻率變化。這種頻率變化率通常是指數(shù)性的。通常，老化在1年內(nèi)最大為±5 ppm。

存儲(chǔ)溫度：安裝設(shè)備的溫度范圍（未施加電源電壓），不會(huì)損壞或改變?cè)O(shè)備的性能。

頻率與電源的變化：當(dāng)電源電壓在規(guī)定范圍內(nèi)變化時(shí)允許的最大頻率變化（Vcc典型值±10％或±5％變化）。

電源電壓（Vdd max）：可以安全施加到Vcc端子的最大電壓。TTL的最大電源電壓為5.5V，HCMOS的最大電源電壓為6V。

輸入電壓（VIN）：可安全施加到振蕩器輸入端的最大電壓。

輸出高電壓（VOH）：在適當(dāng)負(fù)載下振蕩器輸出端的最小電壓。

輸出低電壓（VOL）：正確加載時(shí)振蕩器輸出的最大電壓。

電源電流（Icc）：流入Vcc端子的電流相對(duì)于地。無負(fù)載測(cè)量典型電源電流。

對(duì)稱性或占空比：輸出波形的對(duì)稱性形成于指定的水平（TTL為1.4V，HCMOS為1 / 2Vcc，ECL為1/2波形峰值水平）。
SYM = TH / T×100（％）; 見圖1。

上升時(shí)間（Tr）：從低電平到高電平轉(zhuǎn)換的波形上升時(shí)間，在指定電平下測(cè)量（HCMOS，ECL為20％至80％，TTL為0.4V至2.4V）。

下降時(shí)間（Tf）：在指定級(jí)別測(cè)量的波形下降時(shí)間從高轉(zhuǎn)變?yōu)榈娃D(zhuǎn)換（HCMOS，ECL為80％至20％，TTL為2.4V至0.4V）。

扇出：振蕩器驅(qū)動(dòng)能力的度量，表示為可由單個(gè)輸出驅(qū)動(dòng)的輸入數(shù)量。它可以用等效負(fù)載電容（CL）或由二極管，負(fù)載電阻和電容組成的TTL負(fù)載電路來表示。

抖動(dòng)：振蕩器輸出的相位或頻率調(diào)制。

HCMOS / TTL兼容：振蕩器采用ACMOS邏輯設(shè)計(jì)，具有TTL和HCMOS負(fù)載的驅(qū)動(dòng)能力，同時(shí)保持HCMOS的最小邏輯高電平。

三態(tài)使能：當(dāng)輸入保持OPEN或連接到邏輯“l”時(shí)，發(fā)生正常振蕩。當(dāng)輸入接地（連接到邏輯“0”）時(shí)，輸出處于HIGH IMPEDANCE狀態(tài)。輸入端有一個(gè)內(nèi)部上拉電阻，允許輸入保持開路。

輸出邏輯：振蕩器的輸出設(shè)計(jì)用于滿足各種指定邏輯，例如TTL，HCMOS，ECL，正弦波，限幅正弦波（DC截止）。

諧波失真：由與目標(biāo)信號(hào)頻率相關(guān)的不需要的諧波頻譜分量引起的非線性失真。每個(gè)諧波分量是電功率與期望信號(hào)輸出電功率之比，并且以dBc表示，即-20dBc。當(dāng)需要干凈且失真較小的信號(hào)時(shí)，諧波失真規(guī)范在正弦輸出中尤為重要。

相位噪聲：衡量振蕩器的短期頻率波動(dòng)。它通常被指定為在距離載波的指定偏移頻率處的1Hz帶寬中的單邊帶（SSB）功率密度。它以dBc / Hz為單位。

待機(jī)：暫時(shí)關(guān)閉振蕩器和其他分頻器以節(jié)省功率的功能。邏輯“0”將啟用待機(jī)模式。待機(jī)模式下的禁用電流從幾微安到幾十微安不等（典型值為5pA）。由于振蕩停止，在輸出穩(wěn)定之前最多有10 ms（相同的啟動(dòng)時(shí)間）。

VCXO技術(shù)術(shù)語

控制電壓（Vc）：施加到VCXO輸入的外部電壓。通過改變電壓，頻率相應(yīng)地變化。
典型的Vc為0 VDC至5 VDC，0.5 VDC至4.5 VDC，以及0.15 VDC至3.15 VDC。

偏差或頻率可牽引性：輸出頻率相對(duì)于控制電壓變化的最小變化。單位以ppm為單位。標(biāo)準(zhǔn)可牽引力最小為±50 ppm或最小為±100 ppm。

最大可牽引性：最大控制電壓允許的最大頻率變化（正向傳遞函數(shù)）。以ppm為單位測(cè)量。

傳遞函數(shù)：頻率變化方向與控制電壓變化的關(guān)系。如果在增加控制電壓時(shí)頻率上升，則稱轉(zhuǎn)移是正的。如果頻率在增加Vc時(shí)下降，則傳遞函數(shù)為負(fù)。

輸入阻抗： VCXO網(wǎng)絡(luò)輸入端口與電壓控制源之間的隔離度量。典型輸入阻抗> 10KHz時(shí)> 50kohms。

線性度：與頻率與控制電壓曲線的最佳直線斜率的偏差。典型線性度為±20％或±10％。

調(diào)制帶寬：相對(duì)于1KHz輸入調(diào)制頻率的最小±3dB帶寬頻率。

中心頻率或標(biāo)稱頻率：用戶指定的中心控制電壓頻率。中心頻率的標(biāo)準(zhǔn)控制電壓為VVD = 5 VDC時(shí)為2.5 VDC，Vcc = 3.3 VDC時(shí)為1.65 VDC。

振蕩器應(yīng)用說明

振蕩器是產(chǎn)生連續(xù)輸出信號(hào)的電路; 因此它被稱為信號(hào)發(fā)生器。當(dāng)產(chǎn)生的信號(hào)是恒定幅度和頻率的正弦波時(shí)，振蕩器電路稱為正弦波發(fā)生器。振蕩器可以在數(shù)字邏輯系列中產(chǎn)生方波信號(hào)，例如TTL，CMOS或ECL / PECL。

振蕩器可以分為三個(gè)明確的部分：
（1）放大器
（2）反饋連接
（3）頻率確定部件。

振蕩的要求

如果電路由兩個(gè)最低要求組成，則電路將振蕩：
（1）正反饋
（2）環(huán)路增益大于1

當(dāng)我們將放大器的輸出連接到其輸入時(shí)，提供反饋。如果反饋的輸出與輸入“異相”，則電路具有負(fù)反饋（NFB）。如果輸出的反饋與輸入同相，則電路具有正反饋（PFB）。

PIERCE振蕩器電路

優(yōu)點(diǎn)：
（1）在串聯(lián)諧振處或附近運(yùn)行（距離Fs約5ppm至200ppm）。（2）短期穩(wěn)定性非常好。
（3）在1 kHz至200 MHz的任何頻率下工作。
（4）電路提供大輸出信號(hào)。
（5）以低功率驅(qū)動(dòng)晶體。
（6）振蕩頻率對(duì)串聯(lián)
電阻或并聯(lián)電容的微小變化幾乎不敏感。

電路配置：

•在大多數(shù)皮爾斯電路中，放大器僅由一個(gè)晶體管組成。輸出可以緩沖以提供數(shù)字邏輯兼容輸出（TTL或HC-CMOS
•Pierce放大器可以設(shè)計(jì)為CMOS，TTL和ECL中的數(shù)字邏輯元件;低頻CMOS，中頻TTL和ECL對(duì)于高頻率。

晶體振蕩器中的三態(tài)控制

大多數(shù)數(shù)字系統(tǒng)使用由兩個(gè)狀態(tài)級(jí)別0和1表示的二進(jìn)制數(shù)系統(tǒng)。在某些特殊應(yīng)用中，需要第三狀態(tài)（Hi阻抗輸出）。TTL，HCMOS或HCMOS晶體振蕩器提供三態(tài)輸出或三態(tài)啟用/禁用功能。其常見應(yīng)用包括自動(dòng)測(cè)試，總線布線數(shù)據(jù)傳輸。

這三種狀態(tài)是低，高和高阻抗（Hi Z或浮動(dòng)）。高阻抗?fàn)顟B(tài)的輸出表現(xiàn)得好像它與電路斷開，除了可能有小的漏電流。三態(tài)器件具有使能/禁止輸入，通常在幾乎任何封裝的引腳1上。當(dāng)使能為高電平或懸空時(shí)，器件振蕩（輸出高電平和低電平），當(dāng)引腳1接地（邏輯“0”）時(shí)，器件進(jìn)入高阻態(tài)。
總線是一組通用的線路，通常用于數(shù)據(jù)傳輸。三態(tài)總線有幾個(gè)三態(tài)輸出連接在一起。通過控制電路，總線上的所有設(shè)備（除了一個(gè)）都具有高阻抗?fàn)顟B(tài)的輸出。其余器件使能，驅(qū)動(dòng)高低輸出總線。
三態(tài)功能的其他應(yīng)用是用于自動(dòng)測(cè)試設(shè)備（ATE）。幾個(gè)振蕩器的輸出連接在一起。對(duì)于控制電路，所有振蕩器都有一個(gè)處于高阻態(tài)的輸出。選擇的唯一振蕩器將從計(jì)數(shù)器讀出其頻率。（圖5）

在三態(tài)函數(shù)生效之前總會(huì)有一些延遲。在兩個(gè)轉(zhuǎn)換（禁用和啟用時(shí)）都會(huì)發(fā)生此效果。從低電平開始的三態(tài)輸出禁止時(shí)間是tPLZ，三態(tài)到低電平的輸出使能時(shí)間是tPZL。（圖6）

CMOS
上升和下降時(shí)間CMOS技術(shù)的上升和下降時(shí)間取決于其速度（CMOS，HCMOS，ACMOS，BICMOS），電源電壓，負(fù)載電容和負(fù)載配置。CMOS 40000系列的典型上升和下降時(shí)間為30ns，HCMOS為6ns，而ACMOS（HCMOS，TTL兼容）的最大上升和下降時(shí)間為3 ns。典型的上升和下降時(shí)間在其波形水平的10％至90％之間測(cè)量。（見圖7）

ACMOS輸出終止技術(shù)
由于ACMOS（HCMOS / TTL兼容）器件的快速轉(zhuǎn)換時(shí)間，在測(cè)試或測(cè)量電氣性能特性時(shí)必須使用正確的端接技術(shù)。端接通常用于解決電壓反射問題，這實(shí)質(zhì)上導(dǎo)致時(shí)鐘波形中的步驟以及過沖和下沖。這可能導(dǎo)致錯(cuò)誤的數(shù)據(jù)時(shí)鐘，以及更高的EMI和系統(tǒng)噪聲。